| 特集 |
 29K
|
設計者のための論理合成--その過去・現在・未来
|
| 112K
|
第1章 回路図設計からHDL設計へ転換するための問題と対策
体験的「HDL+論理合成」パラダイム・シフト論(1)
|
pp.28-35
|
| 59K
|
第2章 論理合成が得意なところ/不得意なところ--現状でできること/できないこと
論理合成パラダイム・シフトへの異論
|
pp.36-40
|
| 67K
|
第3章 Leonardoを例にした論理合成の完全活用法
大規模PLD/FPGAデバイスの設計手法
|
pp.41-58
|
| 79K
|
第4章 システム・オン・チップのための論理合成手法
|
pp.59-67
|
| 103K
|
第5章 変貌する論理合成，フロアプランと融合へ
|
pp.68-79
|
| ビギナーズ・スクエア |
| 145K
|
Verilog-HDLモデリングとシミュレーション--ステート・マシン設計+タイミング・チャート設計+HDL設計
EDAツール活用チュートリアル(3)
|
pp.139-149
|
| 335K
|
DRAMコントロール回路--PAL/ABELとFPGA/Verilog-HDLで設計する
HDLデザイン・ノーツ(1)
|
pp.150-161
|
| 連載 |
| 104K
|
スイッチ・レベルのシミュレーション
Verilog-HDLによるコンピュータ設計(8)
|
pp.80-84
|
| 83K
|
プロトコル制御ユニットRMCの設計
RDRAMを使ったシステム設計(4)
|
pp.85-101
|
| 一般 |
| 70K
|
キラー・アプリをねらい打ちにするIrDA新規格の全貌
IrMC，IrTran-P，IrBusを中心に
|
pp.103-111
|
| 197K
|
組み込み機器の設計技術はエンターテイメント市場に学べ
動向レポート
|
pp.113-117
|
| 76K
|
EDAツールの日本語ドキュメントと評価プログラムがダウンロードできます，FLEXデザイン・キット/CQ版の付属実験基板回路図の訂正
DWシリーズ・ユーザーのためのサポート情報
|
p.122
|
| 120K
|
VHDL対応の論理回路設計ツール Active-VHDL
CD-ROM PREVIEW
|
p.123
|
| コラム |
| 41K
|
大量生産されたディジタル技術者はいらない，アナログで生き残る時代がやってくる
技術論評
|
p.102
|
| 41K
|
設計の本質とは何か，設計の思考過程を分析する
技術論評
|
p.112
|
| イベント・レポート |
| 325K
|
EDA TechnoFair 98
|
pp.118-120
|
| 261K
|
ASP-DAC(Asia and South Pacific-Design Automation Conference) '98
|
pp.120-121
|
| CD-ROM収録プログラム・データ |
| |
Leonardo 4.2 (期間限定評価版)
FPGA/PLD論理合成ツール
|
|
| |
Synplify v3.0b1(期間限定評価版)
FPGA/PLD論理合成ツール
|
|
| |
WaveFormer Pro 4.5(規模限定評価版)
Verilog-HDLシミュレータ付き波形入力ソフトウェア
|
|
| |
SILOS III ver97.114(規模限定評価版)
Verilog-HDLシミュレータ
|
|
| |
Active-ＶHDL(機能/期間限定評価版)
VHDL対応の総合設計ツール
|
|
| |
Accolade PeakSuite(期間/規模限定評価版)
VHDLシミュレータ/FPGA/PLD論理合成ツール
|
|
| |
QuickWorks 7.0(期間限定版)
FPGA開発ツール
|
|
| |
Protel98(期間限定評価版)
統合回路設計ツール
|
|
| |
StateCAD/StateSIM(規模限定評価版)
状態遷移図入力HDL生成ツール/シミュレータ
|
|
| |
半導体データ・ライブラリ
|
|
| |
本誌記事関連データ
|
|
| |
フォト・ライブラリ
EDA TechnoFair，ASP-DAC
|
|
DESIGN WAVE MAGAZINEのホームページへ
CQ出版のホームページへ