| 特集1 |
 354K
|
設計＆検証言語“SystemVerilog”
|
| 255K
|
第1章 SystemVerilog，まずココに注目！
システム・レベル・モデリング以外の広範な機能を単一言語で網羅
|
pp.36-41
|
| 219K
|
第2章 初めてでも使えるVerilog HDL文法ガイド《改訂版》
Verilog HDL 2001仕様に合わせて改訂
|
pp.42-57
|
| 262K
|
第3章 初めてでも使えるSystemVerilog文法ガイド
回路記述を改善し，さらに検証記述を追加
|
pp.58-71
|
| 125K
|
第4章 SystemVerilogで再利用性の高い検証環境を構築
PCIバスを例に，バス・レベル検証とシステム・レベル検証のサンプル記述を公開
|
pp.72-82
|
| 161K
|
第5章 SystemVerilogアサーション入門（前編）
内部信号のふるまいをツールが自動監視するデバッグ手法
|
pp.83-94
|
| 93K
|
Appendix SystemVerilogに関する標準化活動
|
pp.95-98
|
| 特集2 |
| 290K
|
差動インターフェースを手軽に使う
|
| 249K
|
第1章 差動インターフェース活用のメリットを見る
クロストーク・ノイズが抑えられるわけを理解する
|
pp.100-107
|
| 157K
|
第2章 低コストFPGAによる640Mbps LVDSインターフェースの実現
簡単！ 差動インターフェース設計
|
pp.108-115
|
| 118K
|
第3章 高速シリアル通信を行う際のSerDes機能の実現法
外付けSerDesチップ vs. FPGA内蔵SerDesマクロ
|
pp.116-122
|
| 連載 |
| 216K
|
ビヘイビア設計の流れと今後の動向
SystemCによるビヘイビア合成入門(8/最終回)
|
pp.136-143
|
| 90K
|
論理回路のプロパティ検証技術（5）──プロパティ記述言語（PSL）の構文と使いかた
システムLSI検証技術入門(13)
|
pp.144-149
|
| 一般 |
| 220K
|
車載アプリケーション・ソフトウェアの移植性を高める通信仕様とその実装
下位層を意識せずECU間のインターフェースを実現する「OSEK COM」
|
pp.124-133
|
| コラム |
| |
組み込み開発指導者S級
組み込みソフトウェア開発の人間学(5)
|
p.123
|
| |
新人の教育
シリコンバレーに学ぶキャリア・デベロップメント(7)
|
pp.134-135
|
| |
『エンジニアの法則 裏バージョン』 法則66，法則67，法則68，法則69，法則70，法則71
Term is Funny(48)
|
p.153
|
DESIGN WAVE MAGAZINEのホームページへ
CQ出版のホームページへ