Last Update 2022/07/20
メモリICの実践活用法
UV-EPROM/EEPROM/SRAM/DRAMの構造と使い方
A5判 240ページ
定価2,530円(税込)
JAN9784789832700
2001年9月25日発行
![[品切れ重版未定→新版移行2021.3.31] メモリICの実践活用法](32701.jpg)
こちらの商品は品切れ重版未定となりました．新版の『メモリICの実践活用法【オンデマンド版】』をお求めください．
メモリIC(半導体記憶素子)は，実に多様な進化/発展をとげてきています．たとえばパソコンをとってみても，メイン・メモリにはDRAM，BIOSや各種のメモリ・カードにはフラッシュ・メモリ，ちょっとしたオプション・カードで設定情報を格納するためのシリアルEEPROM，ボード間の通信用としてFIFOやデュアル・ポート・メモリが利用されるなど，細かく見ていくと実にさまざまなメモリICが使われていることがわかります．
本書では，メモリICをUV-EPROM，フラッシュ・メモリ/EEPROM，SRAM，DRAMに大別し，それぞれで利用されている記憶セルの構造と書き込み/読み出しの原理と方法について解説しました．また，代表的なデバイスのデータシートから具体的な使用方法を導くために必要な事項を重点的に解説しました．
マイコン応用設計のみならず，「記憶」という機能を利用するすべてのエレクトロニクス機器の回路設計に役立つ1冊です．
本書では，メモリICをUV-EPROM，フラッシュ・メモリ/EEPROM，SRAM，DRAMに大別し，それぞれで利用されている記憶セルの構造と書き込み/読み出しの原理と方法について解説しました．また，代表的なデバイスのデータシートから具体的な使用方法を導くために必要な事項を重点的に解説しました．
マイコン応用設計のみならず，「記憶」という機能を利用するすべてのエレクトロニクス機器の回路設計に役立つ1冊です．
目次
第1章 UV-EPROMの構造と使い方
1.1 UV-EPROMの構造と特徴
UV-EPROMのセル構造
UV-EPROMの書き込みと消去
ワンタイムPROM
1.2 UV-EPROMの入出力信号
ピン配置と信号の意味
1.3 動作モード
データ・リード
出力ディセーブル
スタンバイ(TTL/CMOS)
プログラム
プログラム・ベリファイ
プログラム・インヒビット
オート・セレクト
1.4 DC規定
VOH/VOL
VIH/VIL
ILI/ILO
ICC1
ICC2，ICC3
IPP1
1.5 UV-EPROMのリード動作
AC特性
1.6 UV-EPROMのプログラム方法
UV-EPROMの書き込み方式の変遷
Am27C010のプログラム方法
コラム●UV-EPROMイレーザの製作
第2章 フラッシュ・メモリの構造と使い方
2.1 フラッシュ・メモリの概要
フラッシュ・メモリの消去/書き込みの原理
2.2 フラッシュ・メモリの分類と特徴
2.3 NAND型フラッシュ・メモリ
TC58V64のピン配置
NAND型フラッシュ・メモリの内部構成
動作コマンド
2.4 NOR型フラッシュ・メモリ
ピン配置
信号の種別
プロセッサとの接続例
リード・サイクルの概要
ライト・サイクルの概要
リード・サイクル・タイミング
ライト・サイクル・タイミング
フラッシュ・メモリ・コマンド
フラッシュ・メモリのステータス
コラム●555h/2AAhは5555h/2AAAhの間違い？
第3章 EEPROMの構造と使い方
3.1 EEPROMの概要
3.2 シリアルEEPROM
3.3 Microwireバス対応メモリ…M93Cx6
M93Cx6のピン配置
Mircowireバスのアクセス動作
3.4 SPIバス・メモリ…M95256
M95256のピン配置
SPIバス対応メモリの動作
インストラクション・セット
ステータス・レジスタ
3.5 I2Cバス対応メモリ…M24Cxx
I2CバスとシリアルEEPROM
I2Cバス用メモリM24C01〜M24C16
I2Cバスの基本動作
ライト動作の流れ
リード動作の流れ
拡張I2Cバス用メモリ
M24C64のタイミング
3.6 パラレルEEPROM
M28010の信号
基本的なアクセス動作
EEPROMの書き込み動作とコマンド
ステータス・レジスタ
第4章 SRAMの構造と使い方
4.1 SRAMのセル構造
RSフリップフロップ
4トランジスタ・セル
6トランジスタ・セル
4.2 SRAMの種別
非同期SRAM
シンクロナス(同期)SRAM
デュアル・ポートSRAM
FIFO
4.3 非同期SRAM
非同期SRAMの信号
非同期SRAMの基本動作
タイミングの解析
4.4 シンクロナスSRAM
シンクロナス・パイプライン・バーストSRAM
実際のシンクロナス・パイプライン・バーストSRAM
シンクロナス・パイプライン・バーストSRAMの各信号
シンクロナス・パイプライン・バーストSRAMの基本動作
シンクロナス・バーストSRAM
実際のシンクロナス・バーストSRAM
シンクロナス・バーストSRAMのシングル・リード動作
シンクロナス・バーストSRAMのバースト・リード動作
4.5 SRAMボードの製作
ISAバス・メモリ・サイクルの注意点
8ビット・メモリ・サイクル
SRAMメモリ・ボードの基本設計
SRAMメモリ・ボードの動作確認
第5章 特殊なSRAMの構造と使い方
5.1 デュアル・ポートSRAM
非同期型デュアル・ポートRAM
CY7C019のピン配置
CY7C019の信号線
CY7C019の基本動作機能
同期型(シンクロナス)デュアル・ポートSRAM
CY7C09199のピン配置
CY7C09199の信号
CY7C09199のアクセス動作
5.2 FIFO
実際のFIFOメモリ
CY7C419の信号
CY7C419の動作
第6章 DRAMの構造と使い方
6.1 DRAMのセル構造
DRAMのセルの構造の概略
リフレッシュ
ソフト・エラー
キャパシタ部の工夫
6.2 DRAMの内部回路
DRAMセルのリード動作の考え方
6.3 DRAMの外部インターフェース
DRAMの基本信号
DRAMのリード/ライト動作
DRAMのリフレッシュ動作
DRAMの高速アクセス・モード
6.4 シンクロナスDRAM
シンクロナスDRAMの信号
SDRAMコマンド
シンクロナスDRAMのアクセス動作例
6.5 DDR-SDRAM
DDR-SDRAMの信号
DDR-SDRAMの動作
6.6 Direct Rambus DRAM
Direct Rambus DRAMの信号
Direct Rambus DRAMの信号接続
Direct Rambus DRAMの動作概略
Direct Rambus DRAMの動作例
6.7 VC-DRAM
VC-DRAMの内部構造
6.8 FCRAM
Appendix パソコン用のメモリ・モジュールについて
72ピンDRAM-SIMM
168ピンSDRAM-DIMM
184ピン・アンバッファードDDR SDRAM-DIMM
184ピンRambus RIMM
第1章 UV-EPROMの構造と使い方
1.1 UV-EPROMの構造と特徴
UV-EPROMのセル構造
UV-EPROMの書き込みと消去
ワンタイムPROM
1.2 UV-EPROMの入出力信号
ピン配置と信号の意味
1.3 動作モード
データ・リード
出力ディセーブル
スタンバイ(TTL/CMOS)
プログラム
プログラム・ベリファイ
プログラム・インヒビット
オート・セレクト
1.4 DC規定
VOH/VOL
VIH/VIL
ILI/ILO
ICC1
ICC2，ICC3
IPP1
1.5 UV-EPROMのリード動作
AC特性
1.6 UV-EPROMのプログラム方法
UV-EPROMの書き込み方式の変遷
Am27C010のプログラム方法
コラム●UV-EPROMイレーザの製作
第2章 フラッシュ・メモリの構造と使い方
2.1 フラッシュ・メモリの概要
フラッシュ・メモリの消去/書き込みの原理
2.2 フラッシュ・メモリの分類と特徴
2.3 NAND型フラッシュ・メモリ
TC58V64のピン配置
NAND型フラッシュ・メモリの内部構成
動作コマンド
2.4 NOR型フラッシュ・メモリ
ピン配置
信号の種別
プロセッサとの接続例
リード・サイクルの概要
ライト・サイクルの概要
リード・サイクル・タイミング
ライト・サイクル・タイミング
フラッシュ・メモリ・コマンド
フラッシュ・メモリのステータス
コラム●555h/2AAhは5555h/2AAAhの間違い？
第3章 EEPROMの構造と使い方
3.1 EEPROMの概要
3.2 シリアルEEPROM
3.3 Microwireバス対応メモリ…M93Cx6
M93Cx6のピン配置
Mircowireバスのアクセス動作
3.4 SPIバス・メモリ…M95256
M95256のピン配置
SPIバス対応メモリの動作
インストラクション・セット
ステータス・レジスタ
3.5 I2Cバス対応メモリ…M24Cxx
I2CバスとシリアルEEPROM
I2Cバス用メモリM24C01〜M24C16
I2Cバスの基本動作
ライト動作の流れ
リード動作の流れ
拡張I2Cバス用メモリ
M24C64のタイミング
3.6 パラレルEEPROM
M28010の信号
基本的なアクセス動作
EEPROMの書き込み動作とコマンド
ステータス・レジスタ
第4章 SRAMの構造と使い方
4.1 SRAMのセル構造
RSフリップフロップ
4トランジスタ・セル
6トランジスタ・セル
4.2 SRAMの種別
非同期SRAM
シンクロナス(同期)SRAM
デュアル・ポートSRAM
FIFO
4.3 非同期SRAM
非同期SRAMの信号
非同期SRAMの基本動作
タイミングの解析
4.4 シンクロナスSRAM
シンクロナス・パイプライン・バーストSRAM
実際のシンクロナス・パイプライン・バーストSRAM
シンクロナス・パイプライン・バーストSRAMの各信号
シンクロナス・パイプライン・バーストSRAMの基本動作
シンクロナス・バーストSRAM
実際のシンクロナス・バーストSRAM
シンクロナス・バーストSRAMのシングル・リード動作
シンクロナス・バーストSRAMのバースト・リード動作
4.5 SRAMボードの製作
ISAバス・メモリ・サイクルの注意点
8ビット・メモリ・サイクル
SRAMメモリ・ボードの基本設計
SRAMメモリ・ボードの動作確認
第5章 特殊なSRAMの構造と使い方
5.1 デュアル・ポートSRAM
非同期型デュアル・ポートRAM
CY7C019のピン配置
CY7C019の信号線
CY7C019の基本動作機能
同期型(シンクロナス)デュアル・ポートSRAM
CY7C09199のピン配置
CY7C09199の信号
CY7C09199のアクセス動作
5.2 FIFO
実際のFIFOメモリ
CY7C419の信号
CY7C419の動作
第6章 DRAMの構造と使い方
6.1 DRAMのセル構造
DRAMのセルの構造の概略
リフレッシュ
ソフト・エラー
キャパシタ部の工夫
6.2 DRAMの内部回路
DRAMセルのリード動作の考え方
6.3 DRAMの外部インターフェース
DRAMの基本信号
DRAMのリード/ライト動作
DRAMのリフレッシュ動作
DRAMの高速アクセス・モード
6.4 シンクロナスDRAM
シンクロナスDRAMの信号
SDRAMコマンド
シンクロナスDRAMのアクセス動作例
6.5 DDR-SDRAM
DDR-SDRAMの信号
DDR-SDRAMの動作
6.6 Direct Rambus DRAM
Direct Rambus DRAMの信号
Direct Rambus DRAMの信号接続
Direct Rambus DRAMの動作概略
Direct Rambus DRAMの動作例
6.7 VC-DRAM
VC-DRAMの内部構造
6.8 FCRAM
Appendix パソコン用のメモリ・モジュールについて
72ピンDRAM-SIMM
168ピンSDRAM-DIMM
184ピン・アンバッファードDDR SDRAM-DIMM
184ピンRambus RIMM