Last Update 2004/06/15
システム&LSI設計スタートアップ
A4変型判 160ページ
CD-ROM付き
定価1,834円(税込)
JAN9784789837019
1999年5月10日発行
![[絶版2004.2.13] システム&LSI設計スタートアップ](37011.jpg)
大変恐縮ですが，こちらの商品は品切れ絶版となりました．
ハードウェア設計のビギナーズを対象に，HDL設計の勘どころや設計ツールの使い方をやさしく解説するDESIGN WAVE MAGAZINEの『ビギナーズ・スクエア』のコーナーが1冊の本になりました．
過去，好評を得た連載記事に，多数の新作記事を加えてお届けします．内容は，教科書には出ていないHDL設計のノウハウ，先輩エンジニアが教えてくれないデータシートの活用法，設計ツールを使った実戦的なチュートリアルの3本立てです．システム設計やLSI設計の現場に配属になったばかりのビギナーズのスキルアップに役立つ記事を網羅しました．もちろんDESIGN WAVE MAGAZINE本誌と同様に，評価版EDAツールや半導体データシートを満載したCD-ROM付きです．
過去，好評を得た連載記事に，多数の新作記事を加えてお届けします．内容は，教科書には出ていないHDL設計のノウハウ，先輩エンジニアが教えてくれないデータシートの活用法，設計ツールを使った実戦的なチュートリアルの3本立てです．システム設計やLSI設計の現場に配属になったばかりのビギナーズのスキルアップに役立つ記事を網羅しました．もちろんDESIGN WAVE MAGAZINE本誌と同様に，評価版EDAツールや半導体データシートを満載したCD-ROM付きです．
目次
第1部 ビギナーズのための『HDL設計メソドロジ指南』
初めてでも使えるHDL文法概要
1.Verilog-HDL編
2.VHDL編
小林優
HDL設計ステップアップ講座
1.functionかalwaysか
2.代入のいろいろ
3.遅延のあれこれ
4.テストベンチとprocedure
小林優
HDL設計ケース・スタディ
――DRAMコントローラをPAL/ABELとFPGA/Verilog-HDLで設計する
John W. Hill
第2部 ビギナーズのための『データシート活用研究』
システム設計者への第一歩，LSIのデータシートはこう読む
宮崎仁
半導体データ・ライブラリ 総集編
編集部
※ 800以上のデバイス・データシートを付属CD-ROMに収録
第3部 ビギナーズのための『EDA活用チュートリアル』
※ 使用ツール(デモ・体験版)とサンプル・デザインを付属CD-ROMに収録
Verilog-HDLによる設計を体験する
――“777”表示ゲーム&ストップ・ウォッチを実現
本田和孝，大貫敏夫
(使用ツール：Polaris，Synplify)
VHDLによる設計を体験する
――PLDで汎用シリアル送受信回路(UART)を実現
藤谷つぐみ，宮島健
(使用ツール：PeakVHDL，Leonardo Spectrum，MAX+Plus II)
Verilog-HDLによる設計を体験する PART II
――PLDで時計回路を実現
岸野和弘
(使用ツール：SILOS III，FPGA Express，MAX+Plus II)
VHDLとVerilog-HDLが混在したデザインを検証する
――プロセッサ，メモリ，キャッシュの動作を確認
森田栄一
(使用ツール：ModelSim)
仕様書をもとに機能検証の進め方を考える
――シンクロナスDRAMのテストベンチを作成
柏山裕一
(使用ツール：BestBench，ModelSim)
実機から吸い上げた波形データを論理検証に利用する
――ロジアナとシミュレータの間でデータを授受
倉重克己
(使用ツール：VeriLogger Pro)
高周波アナログ回路設計を体験する
――マイクロ波帯ミキサ回路の動作を確認
加藤友康
(使用ツール：Serenade)
コラム
“会社”を乗りこなせるエンジニアになれ
――フレッシャーズに贈る言葉
小林優
第1部 ビギナーズのための『HDL設計メソドロジ指南』
初めてでも使えるHDL文法概要
1.Verilog-HDL編
2.VHDL編
小林優
HDL設計ステップアップ講座
1.functionかalwaysか
2.代入のいろいろ
3.遅延のあれこれ
4.テストベンチとprocedure
小林優
HDL設計ケース・スタディ
――DRAMコントローラをPAL/ABELとFPGA/Verilog-HDLで設計する
John W. Hill
第2部 ビギナーズのための『データシート活用研究』
システム設計者への第一歩，LSIのデータシートはこう読む
宮崎仁
半導体データ・ライブラリ 総集編
編集部
※ 800以上のデバイス・データシートを付属CD-ROMに収録
第3部 ビギナーズのための『EDA活用チュートリアル』
※ 使用ツール(デモ・体験版)とサンプル・デザインを付属CD-ROMに収録
Verilog-HDLによる設計を体験する
――“777”表示ゲーム&ストップ・ウォッチを実現
本田和孝，大貫敏夫
(使用ツール：Polaris，Synplify)
VHDLによる設計を体験する
――PLDで汎用シリアル送受信回路(UART)を実現
藤谷つぐみ，宮島健
(使用ツール：PeakVHDL，Leonardo Spectrum，MAX+Plus II)
Verilog-HDLによる設計を体験する PART II
――PLDで時計回路を実現
岸野和弘
(使用ツール：SILOS III，FPGA Express，MAX+Plus II)
VHDLとVerilog-HDLが混在したデザインを検証する
――プロセッサ，メモリ，キャッシュの動作を確認
森田栄一
(使用ツール：ModelSim)
仕様書をもとに機能検証の進め方を考える
――シンクロナスDRAMのテストベンチを作成
柏山裕一
(使用ツール：BestBench，ModelSim)
実機から吸い上げた波形データを論理検証に利用する
――ロジアナとシミュレータの間でデータを授受
倉重克己
(使用ツール：VeriLogger Pro)
高周波アナログ回路設計を体験する
――マイクロ波帯ミキサ回路の動作を確認
加藤友康
(使用ツール：Serenade)
コラム
“会社”を乗りこなせるエンジニアになれ
――フレッシャーズに贈る言葉
小林優