定本 ディジタル・システムの設計
ディジタル技術の基礎からASIC設計まで
猪飼 國夫/本多 中二 共著
A5判 452ページ
定価3,204円(税込)
JAN9784789830492
1990年9月30日発行
本書は6章構成により,主に学校の教室以外で使うテキストとして定本になるよう,現在のディジタル技術の基本的な考え方から,実用面における応用法までを,実際にディジタル・システムを作成して稼働させることができるという観点から,わかりやすく解説しています.
目次
第1章 ディジタル回路の基礎
1.1 ディジタルとは
アナログとディジタル
アナログ信号とディジタル信号
スレッショルド・レベルとH,L
1.2 ディジタル回路の基本型
トランジスタのスイッチ動作
インバータ
AND型回路
OR型回路
ディジタル回路の記号について
1.3 TTL ICの基本回路
ディジタルICの実現化
TTL IC
ショットキTTLと低消費電力ショットキTTL
1.4 TTL ICの特性
Hレベル,Lレベルとスレッショルド・レベル
ファンアウト
消費電流,消費電力
スイッチング特性
1.5 CMOS ICの基礎
MOS FETの原理
CMOSの基本回路
ラッチアップと静電気保護
1.6 CMOS ICの特性
スレッショルド・レベルとノイズ・マージン
消費電力と入出力電流
スイッチング特性
第2章 ブール代数とディジタル回路の表記方法
2.1 ブール代数の導入
ブール代数
H,Lと正論理,負論理
2.2 MIL記号によるディジタル回路の表記
MIL記号
MIL記号の用法
MIL記号とディジタル素子
MIL記号の使用例
2入力論理関数
2.3 MIL記号以外の記号
他の記号
IEC記号
2.4 カルノー図法
真理値法
カルノー図の意味
2.5 ディジタル回路における"1"と"0"および設計手法
データと制御信号
データの表現
ディジタル回路の設計手法
設計法の変遷
第3章 基本的なディジタルIC
3.1 ディジタルICの概要
ディジタルICの分類と変遷
TTLのシリーズ
CMOSのシリーズ
ICパッケージ
3.2 ゲート
1入力ゲート
2入力ゲート
多入力ゲート
AND-ORインバータ・ゲート
3.3 特別な用途向きのゲート
オープン・コレクタ(オープン・ドレイン)出力
シュミット・トリガ回路
3ステート出力
3.4 フリップフロップ
フリップフロップの基本原理
RSフリップフロップ
RSTフリップフロップ
ラッチ
RSフリップフロップとDラッチのIC
RSTフリップフロップの欠点とその対策
エッジ・トリガ型フリップフロップ
DフリップフロップとJKフリップフロップ
DフリップフロップとJKフリップフロップのIC
第4章 ディジタル回路の基本となる機能ブロック
4.1 カウンタ
Tフリップフロップ
非同期カウンタと同期カウンタ
Up/Downカウンタ
2n進以外のカウンタ
リング・カウンタとジョンソン・カウンタ
カウンタのIC
4.2 レジスタ
並列レジスタ
シフト・レジスタ
レジスタのIC
4.3 Exclusive ORゲートとその応用回路
Exclusive ORゲート
パリティ回路
誤り検出/訂正符号
比較回路
4.4 演算回路
2進法の加算と減算
負数の表示
アダー
オーバ・フローとアンダ・フロー
キャリ・ルック・アヘッド
2進法の乗算と回路
2進法の除算と回路
10進演算の回路
演算回路のIC
4.5 その他の組み合わせ回路
エンコーダとデコーダ
マルチプレクサ(データ・セレクタ)とデマルチプレッサ
プライオリティ・エンコーダとデータセレクタ(マルチプレクサ)のIC
デコーダとデマルチプレクサのIC
第5章 いろいろなディジタルIC
5.1 いろいろなディジタルIC
ディジタルICの種類
ECL
5.2 メモリLSI
スタティックRAM
ダイナミックRAM
いろいろなRAM
ROM
EPROM(one time ROM)
5.3 インターフェース用IC
インターフェース用ICの分類
フォト・カプラ
汎用ドライバ
伝送用IC
5.4 PLD
PLDの考え方
PAL
GAL
その他のPLD
5.5 ASIC
ASICとは
スタンダード・セルとゲート・アレイ
ASICの作成法
5.6 汎用LSI
汎用LSI
マイクロプロセッサ
第6章 ディジタル・システムへの応用
6.1 遅延と積分・微分回路
CRの微分回路による遅延
ロジックによるクロック同期遅延
積分回路
6.2 いろいろなディジタル応用回路
スイッチ入力回路
リセット回路とイニシャライズ
正転と逆転の検出
6.3 データ転送
データのやりとり
2相クロック方式
ハンドシェイク
双方向転送
直列転送
6.4 ステート・マシン
ステート・マシンとは
ステート・ダイアグラム
ステート・マシンの設計
ステートの実現法
6.5 論理回路の発展
レースとハザード
非同期式論理回路
ファジィ論理