半導体産業協会(SIA)がsystem-on-a-chip(SOC)の設計に見られる生産性ギャップ予測を発表して以来，設計とCAD関連業界はそのギャップを埋めるべく懸命の努力を続けた．このギャップは引き続き向上し続けるチップの複雑度に対して，同じペースでは向上しきれない設計生産性との差異によって引き起こされる．

　特にシリコン・チップ上のトランジスタ数で計られるチップの複雑度は，過去20年間にわたり年率58\%の割合で向上し続けたのに対し，一日当たり設計者が設計できるトランジスタ数で計った設計生産性は，同じ過去20年間では年率21\%の割合でしか向上していない．つまりチップ複雑度と設計生産性の向上度に差異があるため，半導体業界が一定の期間内で設計し商品化し得る設計力に比べて，それよりはるかに複雑度の高いチップが製造できるという現象が生じる．つまり，設計生産性が製造可能なチップの複雑度に追いつけないという状況となる．

　もっとも明白な生産性ギャップ解消策は設計対象の数を減らすために抽象度レベルを上げ，これによって設計者は自らの生産性の問題を克服し，効率よく生産性を向上させる方法である．しかし抽象度レベルを上げると言うことは取りも直さず仕様，アーキテクチャ，通信，コンポーネント，ツール，手法，方法論，教育，等々の抽象度レベルを上げることを意味する．言い換えると，より高い抽象度レベルが設計の基盤から設計業界全般にわたって達成されなければならない．この実現は容易な課題ではなく，真のパラダイム・シフトが必要となる．

　これに続く明白な解法は一つ前のテクノロジーで作られた，あるいは昨年作った設計の一部再利用を行うことである．しかしながら過去の設計財産に新たな機能を追加したり，新製品に最適化を計りながら新たなテクノロジーに再利用しようとすることは安易な労力では済まされない．つまり設計再利用にはこれまで試みられなかった新たな注力点が求められる．

　この課題に応えるには半導体業界は三つの選択肢をもっている．すなわちコストを変える，努力方法を変える，柔軟性と品質を変えるのいずれかである．具体的に言うと，プラットフォームによる方式，IPを組み合せて再利用する方式，システムの合成を行う方式である．

１.１.１　プラットフォームによる方法

　プラットフォーム・アーキテクチャによる方式の場合は，アーキテクチャすなわち構成部品，通信チャネル(バス)がプラットフォーム選択で決まってしまう．プラットフォームの例を図1.1に挙げるが，アーキテクチャは主コアプロセッサ，小規模I/Oコントローラ群，DSPプロセッサとメモリで構成されており，プロセッサとバスは既成のものである．プラットフォームに取り込まれるコンポーネントは効率に合わせて最終実装で取捨選択が可能である．プログラム可能性はおもに各プロセッサに割り付けられたソフトウェアで行える．特定の用途に対する最適化はプラットフォームの設定時にプロセッサとバスを選ぶことで行い，言い換えると目的の特定用途に向いた組み合わせを行ってプラットフォームを作り出す．

（図1.1）プラットフォーム・アーキテクチャ (約4Kバイト)

　プラットフォーム方式は下記のステップからなっている．まず最終製品の仕様を作り，与えられた制約に基づいて機能の分割を行い，その分割をプラットフォームの個々のコンポーネントに当てはめてみる．続いて個々の分割された仕様とプラットフォームの制約を反映したプラットフォーム・モデルを構成する．次にこのモデルが仕様を実装できているかどうかを検証する．最後に各プロセッサに割り当てられたコードをコンパイルし，RTOSカーネルを作り，これでプラットフォーム・アーキテクチャに分割し，実装した仕様をサポートさせる．

　プラットフォーム技術の場合のおもな課題は仕様記述言語を作ること，良く定義された実装モデルを作ること，そして仕様と実装が乖離しないことを検証する技術作りである．

　プラットフォーム方式でSOC実装を行うときに，新たに必要となるツールは次のようなものである．仕様記述言語，仕様コンパイラとシミュレータ，予測機能付き仕様分割ツール，プラットフォームのプロセッサ部品，リターゲットのための検証ツールとリターゲッタブル・コンパイラ，それにプラットフォーム部品等の相異なるコンポーネント間で調停役となるリターゲッタブルRTOSである．

Copyright　2000　
著者　Daniel　D．Gajski　　Jianwen　Zhu　　Rainer　Doemer
Andreas　Gerstlauer　　Shuqing　Zhao
訳者 木下　常雄　　冨山　宏之

目次のページに戻る

新刊案内ページに戻る